原子級量子計算突破:電晶體尺寸有望縮小至4奈米以下
韓國科學技術院(KAIST)研究團隊開發出一種以模擬為基礎的方法,可預測電晶體在量子效應干擾前的最小縮減極限。研究採用第一原理計算,發現特定材料組合下,電子洩漏可在4奈米以下被抑制,為次世代半導體晶片設計提供重要參考依據。

文章重點
- KAIST研究團隊以MS-DFT框架進行原子級量子力學模擬,可在製造前預測電晶體縮放極限。
- 研究發現特定金屬與單層二硫化鉬(MoS₂)組合,可在4奈米以下尺寸抑制電子洩漏。
- 電晶體最小可達尺寸並非固定值,取決於金屬功函數、接觸界面幾何結構等材料設計選擇。
- 研究團隊同時提出結合不同特性二維半導體的設計策略,有助降低次世代晶片功耗。
- 研究成果已發表於《npj Computational Materials》期刊,可應用於AI及高效能運算晶片開發。
原子級量子計算突破:電晶體尺寸有望縮小至4奈米以下
韓國科學技術院(KAIST)研究團隊開發出一套以模擬為基礎的方法,能夠預測未來電晶體在量子效應開始干擾運作之前,最小可縮減至多少尺寸。這項突破有望協助工程師更有效率地設計次世代半導體晶片。
研究團隊運用原子級量子力學計算,找出電晶體的縮放極限。電晶體是電子裝置中控制電流流動的微型開關。此研究成果有助於晶片製造商在現有技術節點之外持續縮小電晶體尺寸,同時降低開發過程中高成本的試錯實驗。
隨著半導體產業邁入所謂的「2奈米時代」,電晶體的實際物理尺寸仍遠大於2奈米。進一步微縮的最大障礙之一是量子穿隧效應——電子會穿透原本應阻擋它們的障壁,使電流控制變得極為困難。
過去,要釐清這道極限所在相當困難,因為幾乎無法直接量測金屬接點連接半導體通道處所發生的原子尺度交互作用。
追尋原子級極限
為了突破這項挑戰,KAIST團隊採用第一原理計算(first-principles calculations)——一種不依賴實驗數據,而是直接運用物理定律預測材料行為的計算方法。
研究人員以先前開發的「多空間約束搜尋密度泛函理論」(MS-DFT)框架為基礎,進行虛擬轉移長度法(transfer length method)實驗,這是一種用於量測金屬電極與半導體材料之間接觸電阻的標準技術。
透過模擬,團隊得以檢視電子如何跨越金屬-半導體界面移動,並確定關鍵穿隧長度——即電子洩漏開始影響電晶體效能的臨界點。
研究人員將此方法應用於單層二硫化鉬(MoS₂)——一種二維半導體材料。由於其可以原子層厚度製造,被視為未來電晶體通道的極具潛力候選材料。
分析結果顯示,電子穿透通道的程度會因金屬電極的選擇及接觸界面的原子結構不同而有所差異。因此,電晶體可達到的最小尺寸並非固定值,而是取決於材料選擇與元件設計。
超越現有技術節點
根據研究結果,關鍵穿隧長度會隨金屬的功函數(work function)及接觸結構的幾何形狀而改變。這意味著工程師有可能透過選擇不同材料與界面配置,來調整電晶體的縮放極限。
在所研究的多種組合中,團隊發現在4奈米以下的尺寸仍可抑制電子洩漏,顯示未來電晶體的縮放空間可能超越現有技術所允許的範圍。
研究人員也提出一種設計策略,結合具有不同特性的二維半導體,以降低未來晶片的功耗。
「本研究的重要性在於,它為定義次世代電晶體能縮多小,提出了全新的物理判斷標準,」KAIST金鏞勳(Yong-Hoon Kim)教授表示。
「透過計算分析次10奈米領域中難以實驗探測的量子力學現象,我們為這些發現在次世代電晶體設計中的應用,開闢了一條新路徑。」
研究團隊相信,這套方法可為晶片設計者提供一個在製造開始之前即可預測電晶體效能與縮放極限的平台,有望縮短未來AI及高效能運算晶片的開發週期。
本研究已發表於國際期刊《npj Computational Materials》。
原文來源: 查看原文
常見問題
Newsletter
訂閱低空產業電子報
每日精選低空經濟與無人機產業新聞,直送您的信箱。
本文由 LAETimes 編輯部審核發佈 ·


